

Chapter 8

Advanced Packaging Technologies






§8.1 集成电路封装概述

➢**先进封装的定义**

先进封装(Advanced Package)又称为High Density Advanced Package(HDAP)，是指采用了先进的设计思路和先进的集成工艺，对芯片进行封装级重构，并且能有效提高系统功能密度的封装，称之为先进封装。



➢**现阶段先进封装是指：**

① 倒装焊(Flip Chip Bonding)

② 晶圆级封装(WLP)

③ 2.5D封装(Interposer, RDL)

④ 3D封装(TSV)

§8.1 集成电路芯片概述


➢**先进封装的特点**

① 不采用传统的封装工艺，例如：无Bonding Wire；

② 封装集成度更高，封装体积更小，封装效率接近于1；

③ 内部互连更短，系统性能得到全面提升；

④ 单位体积内能够集成更多功能单元，有效提升系统功能密度。



§8.1 集成电路芯片概述

➢ **微电子封装的要求**

① 具有的I/O数更多；


② 更好的电性能和热性能；

③ 更小、更轻、更薄，封装密度更高；

④ 更便于安装、使用和返修；


⑤ 可靠性更高；

⑥ 性能价格比更高。



§8.1 集成电路封装概述

➢封装产业进入先进封装发展阶段



§8.1 集成电路封装概述

➢封测技术发展阶段及代表封装形式

阶段	封装形式	具体典型的封装形式
第一阶段	通孔插装型封装	晶体管封装（TO）、陶瓷双列直插封装（CDIP）、塑料双列直插封装（PDIP）、单列直插式封装（SIP）等
第二阶段	表面贴装型封装	塑料有引线片式载体封装（PLCC）、塑料四边引线扁平封装（PQFP）、小外形表面封装（SOP）、无引线四边扁平封装（PQFN）、双边扁平无引脚封装（DFN）等
第三阶段	球栅阵列封装（BGA）	塑料焊球阵列封装（PBGA）、陶瓷焊球阵列封装（CBGA）、带散热器焊球阵列封装（EBGA）、倒装芯片焊球阵列封装（FC-BGA）等
	晶圆级封装（WLP）	
	芯片级封装（CSP）	引线框架型CSP封装、柔性插入板CSP封装、刚性插入板CSP封装、圆片级CSP封装等
第四阶段	多芯片组封装（MCM）	多层陶瓷基板（MCM-C）、多层薄膜基板（MCM-D）、多层印制板（MCM-L）等
	系统级封装（SiP）、芯片上制作凸点（Bumping）等	
第五阶段	晶圆级系统封装-硅通孔（TSV）、扇出型集成电路封装（Fan-Out）、三维立体封装（3D）等	


§8.1 集成电路封装概述

➢传统封装技术与先进封装技术对比

	传统封装	先进封装	
		Fan-Out WLP	2.5D/3D
系统内存宽带	低	中	高
芯片能耗比	低	高	高
芯片厚度	高	低	中
芯片发热	中	低	高
封装成本	低	中	高
性能	低	中	高
形态	平面、芯片之间缺乏高速互联	多芯片、异质集成、芯片之间高速互联	
功能	芯片保护、电气连接	缩短互联距离、提升功能密度、异质异构集成	

§8.1 集成电路封装概述

➢先进封装有望助力集成电路翻越持续发展的4座“高墙”



§ 8.1 集成电路封装概述

➢ **先进封装有望助力集成电路翻越持续发展的4座“高墙”**

1. **存储墙**：全球计算算力约每2年增长3.1倍，而存储带宽每2年增长1.4倍，存储器带宽增长速度明显落后处理器。为了突破“存储墙”，业界提出了近存计算方案，通过先进封装为基础的超短互连技术实现存储器和处理器间的近距离数据搬运，其算力和精度更高；
2. **面积墙**：目前光刻机所能支持的最大曝光区域面积是26mm×33mm，增加光罩面积来提升晶体管集成数量的话方案成本极高，而采用先进封装技术集成多颗芯片则是目前的主流的低成本破局方案。
3. **功耗墙**：随着芯片算力需求的提升，GPU/CPU芯片热设计功耗逐年增大，或将突破千瓦级，需更为先进的冷却技术以支持散热需要；
4. **功能墙**：在单个芯片衬底上可实现的功能有限，通过先进封装的多芯片异质集成技术将计算、存储、传感等功能元件集成起来，可以突破单衬底的功能限制。


§ 8.2 3D Packaging Paradigm Shift

➢ 电子集成技术分为三个层次：芯片上的集成，封装内的集成，PCB板级集成，其代表技术分别为SoC，SiP和PCB(也可以称为SoP或者SoB)；

➢ 芯片上的集成主要以2D为主，晶体管以平铺的形式集成于晶圆平面；同样，PCB上的集成也是以2D为主，电子元器件平铺安装在PCB表面，因此，二者都属于2D集成。而针对于封装内的集成，情况就要复杂的多。

➢ 电子集成技术分类的两个重要判据：
1)物理结构；2)电气连接(电气互连)。

➢ 目前先进封装中按照主流可分为：
2D封装、2.5D封装、3D封装三种类型。



§ 8.2 2D Packaging

➢ 2D封装是指在基板的表面水平安装所有芯片和无源器件的集成方式；2D封装上包括FOWLP、FOPLP等技术。

① **物理结构**：所有芯片和无源器件均安装在基板平面，芯片和无源器件和X-Y平面直接接触，基板上的布线和过孔均位于X-Y平面下方；

② **电气连接**：均需要通过基板(除了极少数通过键合线直接连接的键合点)。

台积电的InFO　　日月光的eWLB



§ 8.2 2D + 集成 Packaging

➢ **2D + 集成**：是指的传统的通过键合线连接的芯片堆叠集成。

➢ **2D+集成 ≠ 3D 原因**：


a) 3D集成目前在很大程度上特指通过3D TSV的集成，为了避免概念混淆，我们定义这种传统的芯片堆叠为2D+集成；

b) 虽然物理结构上是3D的，但其电气互连上均需要通过基板，即先通过键合线键合到基板，然后在基板上进行电气互连。这一点和2D集成相同，比2D集成改进的是结构上的堆叠，能够节省封装的空间，因此称之为2D+集成。

① 物理结构：所有芯片和无源器件均地位于X-Y平面上方，部分芯片不直接接触基板，基板上的布线和过孔均位于X-Y平面下方；

② 电气连接：均需要通过基板（除了极少数通过键合线直接连接的键合点）

§ 8.2 2D + 集成 Packaging




§ 8.2 2.5D Packaging

- 2.5D集成通常是指既有2D的特点，又有部分3D的特点，其中的代表技术包括英特尔的EMIB、台积电的CoWoS、三星的I-Cube。
  - ① 物理结构：所有芯片和无源器件均X-Y平面上方，至少有部分芯片和无源器件安装在中介层上(Interposer)，在X-Y平面的上方有中介层的布线和过孔，在X-Y平面的下方有基板的布线和过孔；
  - ② 电气连接：中介层(Interposer)可提供位于中介层上的芯片的电气连接。
- 2.5D集成的关键在于中介层Interposer，一般会有以下几种情况：
  - ① 中介层是否采用硅转接板；
  - ② 中介层是否采用TSV；
  - ③ 采用其他类型的材质的转接板；
  - ④ 在硅转接板上，将穿通硅中介层的过孔称为TSV，对于玻璃转接板，称为TGV。


§ 8.2 2.5D Packaging

- Interposer通常译为转接板、插入层或中介层，转接板通常对应着无源Interposer，插入层与中介层通常对应着有源Interposer。无源Interposer仅具备硅通孔TSV(Through Si Via)与再布线层RDL(Redistribution Layer)，如下图所示，裸芯通过微凸点组装到Interposer上，其Interposer上堆叠了三颗裸芯。



§ 8.2 2.5D Packaging

- **Interposer包括两种类型的互联：**
  - ① 由微凸点和Interposer顶部的RDL组成的水平互连，它连接各种裸芯；
  - ② 由微凸点、TSV簇和C4凸点组成的垂直互联，它将裸芯连接至封装。
- 有源与无源的最大差别在于是否基于硅基的Interposer实现了有源区，并以此来实现一定的系统功能。如下图所示，在这个130nm的有源垂直硅基插入层ATSI(Active Through Si Interposer)上实现了ADC、DAC、PMU 等多种功能。





§ 8.2 2.5D Packaging

➢ **硅通孔(Through Silicon Via，TSV)：**

① 链接硅晶圆两面并与硅衬底和其他通孔绝缘的电互连结构；

② 使用方法：硅连结板和直接使用TSV；






§ 8.2 2.5D Packaging

➢ **有TSV的2.5D集成**


硅中介层有TSV的集成是最常见的一种2.5D封装技术，芯片通常通过Micro-Bump和中介层相连接，作为中介层的硅基板采用Bump和基板相连，硅基板表面通过RDL布线，TSV作为硅基板上下表面电气连接的通道，这种2.5D集成适合芯片规模比较大，引脚密度高的情况，芯片一般以Flip Chip形式安装在硅基板上。



§ 8.2 2.5D Packaging

➢ **无TSV的2.5D集成**


硅中介层无TSV的2.5D集成的结构一般如下图所示，有一颗面积较大的裸芯片直接安装在基板上，该芯片和基板的连接可以采用Bond Wire或者Flip Chip两种方式，大芯片上方由于面积较大，可以安装多个较小的裸芯片，但小芯片无法直接连接到基板，所以需要插入一块中介层(Interposer)，在中介层上方安装多个裸芯片，中介层上有RDL布线，可将芯片的信号引出到中介层的边沿，然后通过Bond Wire连接到基板。这类中介层通常不需要TSV，只需要通过Interposer上表面的布线进行电气互连，Interposer采用Bond Wire和封装基板连接。



§ 8.2 2.5D Packaging

➢ **台积电的CoWoS技术：**


台积电的CoWoS技术也是一种2.5D封装技术。根据中介层的不同可以分为三类，一种是CoWoS_S使用Si衬底作为中介层，另一种是CoWoS_R使用RDL作为中介层，第三种是CoWoS_L使用小芯片(Chiplet)和RDL作为中介层。



§ 8.2 2.5D Packaging

➢ **长电科技XDFOI技术：**


相较于2.5D TSV封装技术，具备更高性能、更高可靠性以及更低成本等特性。该解决方案在线宽或线距可达到2μm的同时，可实现多层布线层，另外，采用了极窄节距凸块互联技术，封装尺寸大，可集成多颗芯片、高带宽内存和无源器件。



§ 8.2 2.5D Packaging

➢ **三星的I-Cube技术：**

三星的具有的先进封装包括I—Cube、X—Cube、R—Cube和H—Cube四种方案。其中，三星的I-Cube同样也属于2.5D封装。



§ 8.3 3D Packaging

➢ **3D封装和2.5D封装的主要区别**

2.5D封装是在Interposer上进行布线和打孔，而3D封装是直接在芯片上打孔和布线，电气连接上下层芯片。3D集成目前在很大程度上特指通过3D TSV的集成。

➢ **3D集成和2.5D集成的主要区别**

2.5D集成是在中介层Interposer上进行布线和打孔，而3D集成是直接在芯片上打孔(TSV)和布线(RDL)，电气连接上下层芯片。

① **物理结构：**所有芯片和无源器件均位于X-Y平面上方，芯片堆叠在一起，在X-Y平面的上方有穿过芯片的TSV，在X-Y平面的下方有基板的布线和过孔。


② **电气连接：**通过TSV和RDL将芯片直接电气连接。

§ 8.3 3D Packaging


➢ 3D集成大多数应用在同类芯片堆叠中，多个相同的芯片垂直堆叠在一起，通过穿过芯片堆叠的TSV互连(如左下图所示)。同类芯片集成大多应用在存储器集成中，例如DRAM Stack，FLASH Stack等。

➢ 不同类芯片的3D集成中，一般是将两种不同的芯片垂直堆叠，并通过TSV电气连接在一起，并和下方的基板互连，有时候需要在芯片表面制作RDL来连接上下层的TSV。

同类芯片的3D集成




不同类芯片的3D集成



§8.4 先进封装的主要技术

➢ **先进封装的四要素推动着封装技术向连结密集化、堆叠多样化和功能系统化方向发展：**


1. Bump； 2. RDL； 3. Wafer； 4. TSV



§8.4 先进封装的主要技术

一．BUMP (凸块)

Bump是一种金属凸点，从倒装焊Flip Chip出现就开始普遍应用了，Bump的形状也有多种，最常见的为球状和柱状，也有块状等其他形状。Bump起着界面之间的电气互连和应力缓冲的作用，从Wire Bonding工艺发展到Flip Chip工艺的过程中，Bump起到了至关重要的作用。



§8.4 先进封装的主要技术

1. 根据BUMP材料的不同，凸块工艺可分为四类：

① 金凸块工艺：(1)溅镀，用高速离子对金属进行轰击，使其表面沉积一层金属层；(2)上胶，在晶圆表面涂一层光刻胶，再通过光模板进行曝光，浸入显影液后胶部分溶解，从而在光刻胶上对凸块位置开窗；(3)电镀，将晶圆浸入电镀液，在电流差的作用下金属离子移动到开窗位置形成凸块；(4)去胶、蚀刻，去除多余的光刻胶并通过蚀刻去除凸块周围的金属层。




金凸块工艺流程

§8.4 先进封装的主要技术

② 铜柱凸块工艺：(1)再钝化，在晶圆上的凸块位置附近涂抹聚合物或金属形成钝化层，以提供芯片保护及结构支撑作用；(2)溅镀；(3)上胶；(4)电镀；(5)去胶、蚀刻；(6)回流，运用助焊剂对焊料进行多次回流，形成光滑的截球形凸块。


铜柱凸块工艺流程



§8.4 先进封装的主要技术

③ 铜镍金凸块工艺：工艺流程与金凸块工艺流程相似，区别在于(1)铜镍金凸块的表面面积更大，改变了芯片的部分线路结构，键合灵活性更高；(2)凸块中铜占比较高，大幅降低成本和导通电阻。


铜镍金凸块工艺流程



§8.4 先进封装的主要技术

④ 锡凸块工艺：工艺流程与铜柱凸块工艺流程相似，区别在于(1)球体体积更大，是铜柱凸块尺寸的3～5倍，可焊性更强(也可以采用电镀工艺回流形成大直径锡球)；(2)分为电镀焊锡和植球焊锡两类，前者尺寸更小，可用于小尺寸封装，后者使用更大的焊锡球来形成接点，可以增加元件与基板底材之间的距离，缓冲基板与元件间因热膨胀差异而产生的应力，增加元件的可靠性。

电镀焊锡凸块工艺流程




§8.4 先进封装的主要技术

2. BUMP的技术发展趋势

① 随着工艺技术的发展，Bump的尺寸也变得越来越小；

② 混合键合Hybrid Bonding最鲜明的特点就是没有凸点(no-Bump)的键合结构，该技术具有更高的集成密度。




§8.4 先进封装的主要技术

3. 混合键合Hybrid Bonding技术

① Hybrid Bonding没有突出的凸点，特别制造的电介质表面非常光滑，实际上还会有一个略微的凹陷；室温下将两个芯片附着在一起，再升高温度并对它们进行退火，铜这时会膨胀，并牢固地键合在一起，形成电气连接；

② Hybrid Bonding的优势：有更高的电流负载能力，可扩展的间距小于1μm，并且具有更好的热性能。




§8.4 先进封装的主要技术

二．重布线层(Re-Distribution Layer，RDL)

① RDL是用于X-Y水平面电气延伸和互连的技术；

② 在芯片设计和制造时，I/O 触点一般分布在芯片的边沿或者四周，如果直接进行Flip Chip封装会引线过少或过密影响连接效果，而RDL通过对芯片上的触点进行重新布局和导电，改变芯片管脚的分布或将管脚引出到外围宽松的区域，从而降低封装难度并增加I/O引脚数量。这对于Bond Wire工艺来说自然很方便，但不适合于Flip Chip；

③ RDL技术是在晶圆表面沉积金属层和相应的介质层，并形成金属布线，对I/O端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵排布。



§8.4 先进封装的主要技术

④ RDL技术工艺流程：


a) 沉积绝缘层并在Pad上刻蚀窗口；

b) 利用溅射工艺形成金属种子层；

c) 光刻形成线路图，然后电镀铜；

d) 去胶、刻蚀，完成第一层布线；

e) 重复上面步骤，制备第二层。





§8.4 先进封装的主要技术

三．Wafer的应用

① 传统封装是先进行裸芯片的切割分片再封装的过程，而WLP晶圆级封装技术，Wafer作为WLP的承载晶圆，是在Wafer基础上先封装，然后切割分片，这就提高了封装效率，降低了封装成本；

② 可以在wafer上制作Si基板实现2.5D封装集成。






§8.4 先进封装的主要技术

四．硅通孔 (Through Silicon Via，TSV)

① TSV技术是在垂直方向上(Z轴)上进行电气延伸和互连的技术；也是实现三维立体堆叠和系统集成的基础；

② 通过在硅中介层或芯片中插入垂直的金属填通孔，短距离连接上下层芯片，实现高带宽低延时的信息传递，被大量应用于系统级封装(2.5D/3D封装)；

③ 按照集成类型的不同分为2.5D TSV和3D TSV，2.5D TSV是指位于Si转接板(Interposer)上的TSV，3D TSV是指贯穿芯片体之中，连接上下层芯片的TSV。




§8.4 先进封装的主要技术


1. Via First

- 将TSV的制作放在晶圆制造阶段称为“**Via-First**”；
- **Via-First TSV可分为两种阶段：**

① 一种是在Foundry厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为SoC的替代方案；

② 一种是在CMOS完成之后再进行TSV的制作，然后完成器件制造和后端的封装。





§8.4 先进封装的主要技术

2. Via Last

- 将TSV制作放在封装生产阶段称为“**Via-Last**”，该方案可以不改变现有集成电路流程和设计；
- 目前业界已经开始在高端的Flash和DRAM领域采用“Via-Last”技术，即在芯片的周边进行TSV制作，然后进行芯片或Wafer的层叠；
- TSV的尺寸范围比较大，大的TSV直径可以超过100μm，小的TSV直径小于1μm；
- 随着工艺水平的提升，TSV可以做的越来越小，密度也越来越大；
- 目前最先进TSV工艺，可以在1mm^{2}硅片上制作高达10万~100万个TSV。

§8.4 先进封装的主要技术


➢ **基于硅通孔(TSV)的3D-SiP技术**

TSV——Through Silicon Via

通过硅通孔实现芯片间垂直互连和三维集成封装


主要优势

- ■连线长度缩短到芯片厚度，传输距离减少到千分之一
- ■可以实现复杂的多片全硅系统集成
- ■可以显著减小RC延迟，提高计算速度
- ■显著降低噪声、能耗和成本




§8.4 先进封装的主要技术

➢ **TSV-3D叠层封装与未来发展趋势**



§8.4 先进封装的主要技术


➢ TSV硅通孔的基础构造



§8.4 先进封装的主要技术


➢ TSV封装中的关键技术

1. 硅孔制作
2. 绝缘层、阻挡层和种子层沉积
3. 硅孔导电物质填充
4. 晶圆减薄
5. 晶圆键合




§8.4 先进封装的主要技术

➢ TSV制造工艺



§8.4 先进封装的主要技术

➢ TSV制造工艺 – “Via first”工艺




§8.4 先进封装的主要技术

1. 硅通孔成形技术

目前制作硅通孔的主要手段有湿法刻蚀、激光加工和干法刻蚀(深反应离子刻蚀，DRIE)三种。

① 湿法刻蚀(基于KOH溶液)

- 但由于KOH溶液对硅单晶的各向异性腐蚀特性，其刻蚀的孔非垂直且宽度较大，只能满足中低引出脚的封装；
- 低刻蚀温度、低制造成本、适合于批量生产。




§8.4 先进封装的主要技术

1. 硅通孔成形技术

② 激光加工

- 依靠熔融硅而制作通孔，故内壁粗糙度和热损伤较高；
- 大规模制作通孔有成本优势；
- 可以不需要掩模版。







§8.4 先进封装的主要技术

1. 硅通孔成形技术

③ 深层等离子体刻蚀工艺(DRIE)

- 孔径小(>5μm)、纵深比高的垂直硅通孔；
- 通孔内壁平滑，对硅片的机械及物理损伤最小；
- 与IC工艺兼容；
- 制造成本较高。






§8.4 先进封装的主要技术


1. 硅通孔成形技术

③ 典型的DRIE工艺

- SF_6对Si进行快速各向同性刻蚀；
- C_4F_8沉积在上一步刻蚀孔表面用以保护侧壁；
- 沉积在孔洞底部的C_4F_8将被去除，使用SF_6进行下一步的刻蚀。







§8.4 先进封装的主要技术


1. 硅通孔成形技术(三种制孔技术比较)

	通孔制作手段		
	湿法刻蚀	干法刻蚀	激光钻孔
成孔速度	1~11μm/min	可达50μm/min	2400通孔/s
定位精度	掩模决定++	掩模决定++	传送装置决定，约几μm
深宽比	1:1~1:60	1:80	1:7
成孔精度	亚微米	亚微米	~10μm
通孔质量	非常好	一般	好

§8.4 先进封装的主要技术

2. 绝缘层、阻挡层和种子层沉积


- 绝缘层：SiO_2
- 阻挡层：TiN
- 种子层：Cu



§8.4 先进封装的主要技术

3. 硅孔导电物质填充与镀铜技术(通孔内导电互连的实现主要有四种方法)


- MOCVD：填充金属W，成本高，只适用于(≤5μm);
- LPCVD：填充多晶硅，导电性能有限，寄生干扰电容较大；
- 填充导电胶：易产生气泡且工艺难度较高，导电性能较低；
- 电镀Cu：成本低适宜批量，特有的Super filling。



§8.4 先进封装的主要技术

3. 硅孔导电物质填充与镀铜技术


- 镀铜填充的基本方法：



§8.4 先进封装的主要技术

3. 硅孔导电物质填充与镀铜技术

- **添加剂(一种表面活性剂)对电沉积反应的影响**




§8.4 先进封装的主要技术

3. 硅孔导电物质填充与镀铜技术

- 镀Cu填充的方法主要依靠两种作用相反的添加剂的竞争吸附来实现的：

  ① 抑制剂S：抑制Cu的生长，主要在TSV孔表面与侧壁吸附；

  ② 加速剂A：加速Cu的生长，主要在TSV孔底吸附。



§8.4 先进封装的主要技术

4. 晶圆减薄技术

- TSV要求芯片减薄至50μm甚至更薄，硅片强度明显下降，并出现一定的韧性；
- 尽量小的芯片损伤，低的内应力，防止晶圆翘曲；
- 机械研磨＋湿法抛光＋刻蚀。





§8.4 先进封装的主要技术

4. 晶圆减薄技术

- 首先用直径9μm氧化铝粉末研磨2hrs，减薄至70μm；
- 直径0.3μm氧化铝粉末抛光1h，并减薄至30～40μm；
- 采用旋转喷射刻蚀除去受损部分并释放研磨和抛光中产生的内应力。






旋转喷射刻蚀所用的喷头

§8.4 先进封装的主要技术

4. 晶圆减薄技术


- 旋转喷射刻蚀后孔底部距硅片表面有3～5μm，经过RIE之后露出表面；
- 经光刻和湿法刻蚀使孔底部的铜暴露出来，为下一步的互连做准备。



旋转喷射刻蚀后的硅片，
左、右边分别为清洗前和清洗后

§8.4 先进封装的主要技术


4. 晶圆减薄技术



§8.4 先进封装的主要技术

5. F2F-键合技术(常见芯片键合方式)

- 焊球连接
- 各向异性导电胶
- 非导电胶粘接
- 合金连接
- 导电浆连接等




	焊球	ACF(P)	NCF(P),MBB	压着，合金	导电浆
微细化：（50μm）	一般		良好	良好	
低应力化：（5g以下）	良好				良好
低成本化	良好				
特性：（电阻）	R：~5mΩ	R：50~300mΩ	R：~20mΩ	R：~5mΩ	R：50~300mΩ

ACF(P)：anisotropic conductive film (paste); NCF(P): non-conductive film (paste); MBB: micro bump bonding

§8.4 先进封装的主要技术

5. F2F-键合技术





§8.4 先进封装的主要技术

5. F2F-键合技术

三维封装对键合技术的新要求

- 键合尺寸进一步降低，凸点等精度要求提高；
- 降低键合温度，减少应力影响；
- 前后道工艺有良好兼容性；
- 尽量避免使用助焊剂；
- 简化工艺，降低成本；
- 凸点的无铅化。







目前仍采用锡合金钎焊技术


§8.4 先进封装的主要技术

5. F2F-键合技术

键合需要凸点(Bump)，一般采用电镀方法完成。








§8.4 先进封装的主要技术


5. F2F-凸点键合技术

低温键合技术研究进展。

Cu-Cu低温键合技术




插座式键合技术




§8.4 先进封装的主要技术

➢ **各种TSV封装产品的市场预测**




§8.4 先进封装的主要技术

- 各种TSV封装产品的市场预测




§8.4 先进封装的主要技术

- 最早采用TSV的产品 – 微摄像头(CIS)




§8.4 先进封装的主要技术

- 最早采用TSV的产品 – 微摄像头(CIS)



§8.4 先进封装的主要技术


- TSV封装技术将带来产业结构变化



8.5 先进封装与SiP的异同点

1. 关注点不同


- SiP的关注点在于：系统在封装内的实现，所以系统是其重点关注的对象，和SiP系统级封装对应的为单芯片封装；
- 先进封装的关注点在于：封装技术和工艺的先进性，所以先进性的是其重点关注的对象，和先进封装对应的是传统封装。



8.5 先进封装与SiP的异同点

2. 技术范畴不同


- Flip Chip、 Integrated Fan Out(INFO)、2.5D integration、3D integration、Embedded技术既属于HDAP也同样会应用于SiP；
- 单芯片的FIWLP、FOWLP、FOPLP(Fan Out Package)属先进封装，但不属于SiP。



8.5 先进封装与SiP的异同点

3. 用户群不同

- Foundry主要关注先进封装中密度最高，工艺难度最高的部分，例如2.5D和3D；
- OSAT关注面比较广泛，从单芯片的WLCSP到复杂的SiP都有关注；
- 系统用户System user 则对SiP关注较多。



8.6 SoC & SiP

➢ **先进封装与SiP的特点**

① 先进封装和SiP受到整个半导体产业链的关注，其技术优势主要体现在小型化、低功耗、高性能等方面，它们能解决目前电子系统集成的瓶颈。其技术本身来看目前并没有瓶颈，只是在裸芯片的供应链和芯片间相关接口标准需要提升和逐步完善；

② 目前Chiplet和异构集成等概念得到业界的积极响应和普遍应用，裸芯片供应链和芯片之间的接口标准也有望逐渐得到改善；

③ SiP和先进封装HDAP有一定重合，但并不等同，SiP重点关注系统在封装内的实现，而HDAP则更专注封装技术和工艺的先进性，两者的技术范畴和用户群也不完全相同。


8.6 SoC & SiP

➢ **FIWLP and FOWLP**

① WLP于2000年左右问世，有2种类型：Fan-in(扇入式)和Fan-out(扇出式)；WLP晶圆级封装和传统封装不同，在封装过程中大部分工艺过程都是对晶圆进行操作，即在晶圆上进行整体封装，封装完成后再进行切割分片；

② 开始WLP多采用Fan-in型态，可称之为Fan-in WLP或者FIWLP，主要应用于面积较小、引脚数量少的芯片；

③ 随着IC工艺的提升，芯片面积缩小，芯片面积内无法容纳足够的引脚数量，因此衍生出Fan-Out WLP封装形态，也称为FOWLP，实现在芯片面积范围外充分利用RDL做连接，以获取更多的引脚数。




a) FIWLP　　b) FOWLP

8.6 SoC & SiP

➢ **FOWLP**

由于要将RDL和Bump引出到裸芯片的外围，因此需要先进行裸芯片晶圆的划片分割，然后将独立的裸芯片重新配置到晶圆工艺中，并以此为基础，通过批量处理、金属化布线互连，形成最终封装。FOWLP封装流程如下图



8.6 SoC & SiP

➢ **FOWLP**

FOWLP受到很多公司的支持，不同的公司也有不同的命名方法，下图所示为各大公司提供的FOWLP。


Company	Package
ASE	eWLB
Amkor Technology(including NANIUM)	eWLB/SWIFT
Deca Technologies	M-Series
Huatian Technology	eSiFO
Infineon	eWLB
JCAP	ECP
Nepes(developed originally by Freescale)	RCP
SPIL	TPI-FO
STATS ChipPAC	eWLB
TSMC	InFo-WLP

8.6 SoC & SiP

➢ **Integrated Fan-Out (InFO)**

① InFO是TSMC于2017年开发出来的FOWLP先进封装技术，是在FOWLP工艺上的集成，可以理解为多个芯片Fan-Out工艺的集成，而FOWLP则偏重于Fan-Out封装工艺本身；

② InFO给予了多个芯片集成的空间，可应用于射频和无线芯片的封装，处理器和基带芯片封装，图形处理器和网络芯片的封装。




a) FIWLP　　b) FOWLP

c) InFO

8.6 SoC & SiP

➢ **Fan-Out Panel Level Package (FOPLP)**

1. FOPLP面板级封装，借鉴了FOWLP的思路和技术，但采用了更大的面板，因此可以量产出4倍于12inch硅晶圆芯片的封装产品；
2. FOPLP技术是FOWLP技术的延伸，在更大面积的方形载板上进行Fan-Out制程，因此被称为FOPLP封装技术，其Panel载板可以采用PCB载板，或者液晶面板用的玻璃载板。




a) FOWLP　　b) FOPLP

8.6 SoC & SiP

➢ **Embedded Multi-Die Interconnect Bridge (EMIB)**

1. 嵌入式多芯片互连桥(EMIB)是由Intel提出并积极应用的，EMIB是属于有基板类封装，因为EMIB也没有TSV，因此也被划分到基于X-Y平面延伸的先进封装技术；
2. EMIB理念跟基于硅中介层的2.5D封装类似，是通过硅片进行局部高密度互连；与传统2.5D封装的相比，因为没有TSV，因此EMIB技术具有正常的封装良率、无需额外工艺和设计简单等优点。



8.7 基于X-Y平面延伸的先进封装技术

- 这里的X-Y平面指的是Wafer或者芯片的X-Y平面；
- 这类封装的鲜明特点就是没有TSV，其信号延伸的手段或技术主要通过RDL层来实现；
- 通常没有基板，其RDL布线时是依附在芯片的硅体上，或在附加的Molding上；
- 因为最终的封装产品没有基板，所以此类封装都比较薄，目前在智能手机中得到广泛的应用。



8.7 基于Z轴延伸的先进封装技术

➢ 基于Z轴延伸的先进封装技术主要是通过TSV进行信号延伸和互连；

➢ TSV可分为2.5D TSV和3D TSV，通过TSV技术，可以将多个芯片进行垂直堆叠并互连；

➢ 在3D TSV技术中，芯片相互靠得很近，所以延迟会更少，此外互连长度的缩短，能减少相互寄生效应，使器件以更高的频率运行，从而转化为性能改进，并更大程度的降低成本；


➢ TSV技术是三维封装的关键技术，包括半导体集成制造商、集成电路制造代工厂、封装代工厂、新兴技术开发商、大学与研究所以及技术联盟等研究机构都对TSV的工艺进行了多方面的研发；

➢ 基于Z轴延伸的先进封装技术主要是通过TSV的进行信号延伸和互连，但RDL同样是不可或缺的，例如如果上下层芯片的TSV无法对齐时，就需要通过RDL进行局部互连。

8.7 基于Z轴延伸的先进封装技术

➢ **Chip-on-Wafer-on-Substrate (CoWoS)**

① CoWoS是TSMC推出的2.5D封装技术，CoWoS是把芯片封装到硅转接板(中介层)上，并使用硅转接板上的高密度布线进行互连，然后再安装在封装基板上；





② CoWoS和前面讲到的InFO都来自TSMC， CoWoS有硅转接板Si Interposer，InFO则没有； CoWoS针对高端市场，连线数量和封装尺寸都比较大；InFO针对性价比市场，封装尺寸较小，连线数量也比较少。

8.7 基于Z轴延伸的先进封装技术

➢ **Chip-on-Wafer-on-Substrate (CoWoS)**

CoWoS是最流行的GPU和AI加速器封装技术，因为它是共同封装HBM和逻辑以获得训练和推理工作负载最佳性能的主要方法。CoWoS其中多个有源硅芯片(通常的配置是逻辑和HBM堆栈)集成在无源硅中介层上。中介层充当顶部有源芯片的通信层。然后将内插器和有源硅连接到包含要放置在系统 PCB 上的 I/O 的基板上。






8.7 基于Z轴延伸的先进封装技术

1. CoWoS工艺步骤：硅中介层

CoWoS硅中介层中没有晶体管，只有金属层，与金属层间距相似，其中包含连接芯片的“电线”。这种硅中介层的制造类似于传统的前端晶圆制造，这就是为什么2.5D封装通常由领先的代工企业内部完成，因为他们可以生产硅中介层，同时还可以直接访问领先的硅。虽然日月光(ASE)和Amkor等其他OSAT已完成类似于CoWoS或FOEB等替代品的先进封装，但他们必须从UMC等代工厂采购硅中介层/桥接器。硅中介层的制造首先采用空白硅晶圆并生产TSV，穿过晶圆的TSV提供垂直电气连接，从而实现中介层顶部的有源硅(逻辑和HBM)芯片与封装底部的PCB基板之间的通信。这些TSV是芯片向外界发送I/O以及接收电源的方式。为了形成TSV，晶圆上涂有光刻胶，然后使用光刻技术进行图案化。然后使用DRIE将TSV 蚀刻到硅中，以实现高深宽比蚀刻。使用CVD沉积绝缘层(SiO_X、SiNx)和阻挡层(Ti或Ta)。然后使用PVD沉积Cu种子层，再使用ECD用铜填充沟槽以形成TSV，通孔不穿过整个晶圆。

8.7 基于Z轴延伸的先进封装技术

1. CoWoS工艺步骤：硅中介层




8.7 基于Z轴延伸的先进封装技术

2. CoWoS工艺步骤：RDL

TSV制备完成后，再分布层 (RDL) 将形成在晶圆的顶部。将 RDL 视为将各种有源芯片连接在一起的多层电线。每个RDL由较小的通孔和实际RDL组成。通过PECVD沉积SiO_2，然后涂覆光刻胶并使用光刻对RDL进行图案化，然后使用RIE去除 RDL 通孔的二氧化硅。此过程重复多次，以在顶部形成较大的RDL层。在典型的配方中，溅射Ti和Cu，并使用ECD沉积铜。TSMC使用极低k电介质(可能是SiCOH)而不是SiO_2来降低电容，然后使用CMP去除晶圆上多余的电镀金属，主要是标准的双镶嵌工艺。对于每个附加RDL，重复这些步骤。

8.7 基于Z轴延伸的先进封装技术


2. CoWoS工艺步骤：RDL



8.7 基于Z轴延伸的先进封装技术

2. CoWoS工艺步骤：RDL

在顶部 RDL 层上，通过溅射铜形成凸块下金属化 (UBM：under bump metallization) 焊盘。施加光刻胶，通过光刻曝光以形成铜柱图案。铜柱经过电镀，然后用焊料覆盖。光刻胶被剥离，多余的 UBM 层被蚀刻掉。UBM 和随后的铜柱是芯片连接到硅中介层的方式。




Cu Pillar Bump

8.7 基于Z轴延伸的先进封装技术

2. CoWoS工艺步骤：

使用传统的倒装芯片大规模回流工艺将已知的良好逻辑(Known Good Logic)和HBM芯片附着到中介层晶圆上，助焊剂涂在中介层上。然后，倒装芯片接合机将芯片放置到中介层晶圆的焊盘上。然后将放置有所有芯片的晶圆放入回流焊炉中烘烤，以固化凸块焊料和焊盘之间的连接。多余的助焊剂残留物被清除。然后用树脂填充有源芯片和中介层之间的间隙，以保护微凸块免受机械应力。然后再次烘烤晶圆以固化底部填充胶。



Process Flow

(Mass Reflow)

8.7 基于Z轴延伸的先进封装技术


2. CoWoS工艺步骤：

接下来，用树脂对顶部芯片进行模制以将其封装，并使用CMP使表面光滑并去除多余的树脂。现在，通过研磨和抛光将模制中介层翻转并减薄至约100μm厚度，以露出中介层背面的TSV。尽管已变薄，但附接到中介层晶圆顶部的顶部管芯和封装可以为晶圆提供足够的结构支撑和稳定性，因此并不总是需要载体晶圆来支撑。

8.7 基于Z轴延伸的先进封装技术

3. CoWoS工艺步骤：基板上晶圆关键工艺步骤


中介层的背面经过电镀并用C4焊料凸点进行凸点处理，然后切成每个单独的封装。然后，再次使用倒装芯片将每个中介层芯片附着到增层封装基板上以完成封装。在下面Nvidia A100的SEM横截面中可以看到CoWoS封装的所有各个元素。



8.7 基于Z轴延伸的先进封装技术

3. CoWoS工艺步骤：基板上晶圆关键工艺步骤


顶部是带有RDL的芯片芯片和铜柱微凸块，这些铜柱微凸块粘合到硅中介层正面的微凸块上。然后是顶部有RDL的硅中介层。可以看到TSV穿过中介层，下面每个 C4 凸块有2个TSV。底部是封装基板。A100的中介层正面仅有单面RDL。A100的架构更简单，只有内存和GPU，因此路由要求更简单。MI300由内存、CPU和GPU组成，全部位于AID之上，因此这需要更复杂的 CoWoS 路由，从而影响成本和良率。



8.7 基于Z轴延伸的先进封装技术

➢ **High-Bandwidth Memory (HBM)**

① 高带宽内存(HBM)主要针对高端显卡市场，HBM使用了3D TSV和2.5D TSV技术，通过3D TSV把多块内存芯片堆叠在一起，并使用2.5D TSV技术把堆叠内存芯片和GPU在载板上实现互连；




② AMD、Nvidia和Hynix主推的HBM标准，AMD首先在其旗舰显卡上使用HBM标准，显卡带宽达512GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。和DDR5相比，HBM性能提升超过3倍，但功耗却降低了50%。

8.7 基于Z轴延伸的先进封装技术

➢ **Hybrid Memory Cube (HMC)**

① 混合存储立方体(HMC)的标准由Micron Co.主推，HMC使用堆叠的DRAM芯片实现更大的内存带宽；另外HMC通过3D TSV集成技术把内存控制器(Memory Controller)集成到DRAM堆叠封装里；



8.7 基于Z轴延伸的先进封装技术

➢ **Hybrid Memory Cube (HMC)**

② 对比HBM和HMC可看出二者很相似，都是将DRAM芯片堆叠并通过3D-TSV互连，并且其下方都有逻辑控制芯片；

③ 二者的不同在于：HBM通过Interposer和GPU互连，而HMC则是直接安装在Substrate上，中间缺少了Interposer和2.5D TSV；


④ HMC使用高速串行接口来实现高速接口，适合处理器和内存距离较远的情况。

⑤ AMD、Nvidia和Hynix主推的HBM标准，AMD首先在其旗舰显卡上使用HBM标准，显卡带宽达512GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽。和DDR5相比，HBM性能提升超过3倍，但功耗却降低了50%。

8.7 基于Z轴延伸的先进封装技术

➢ **Wide Input Output (Wide – IO)**

① 宽带输入输出技术(Wide – IO)由Samsung主推，目前已经到了第二代，可以实现最多512bit的内存接口位宽，内存接口操作频率最高可达1GHz，总的内存带宽可达68GBps，是DDR4接口带宽(34GBps)的两倍；



8.7 基于Z轴延伸的先进封装技术

➢ **Wide Input Output (Wide – IO)**

② Wide-IO通过将Memory芯片堆叠在Logic芯片上来实现，Memory芯片通过3D-TSV和Logic芯片及基板相连接；

③ HMC使用高速串行接口来实现高速接口，适合处理器和内存距离较远的情况；


④ AMD、Nvidia和Hynix主推的HBM标准，AMD首先在其旗舰显卡上使用HBM标准，显卡带宽达512GBps，Nvidia也紧追其后，使用HBM标准实现1TBps的显存带宽；和DDR5相比，HBM性能提升超过3倍，但功耗却降低了50%。

8.7 基于Z轴延伸的先进封装技术

➢ **Foveros**

① Intel还推出了Foveros有源板载技术，又被称作三维面对面异构集成芯片堆叠(3D Face to Face Chip Stack for Heterogeneous Integration)；

② EMIB是2D封装技术，Foveros是3D堆叠封装技术，Foveros更适合于小尺寸产品或对内存带宽要求更高的产品，在体积、功耗等方面，Foveros 3D堆叠的优势就显现了出来；Foveros每比特传输的数据的功率非常低，Foveros技术要处理的是Bump间距减小、密度增大以及芯片堆叠技术；




8.7 基于Z轴延伸的先进封装技术

➢ **Foveros + EMIB (Co-EMIB)**

① Co-EMIB是EMIB和Foveros的综合体，EMIB主要是负责横向的连结，让不同内核的芯片像拼图一样拼接起来，而Foveros则是纵向堆栈，就好像盖高楼一样，每层楼都可以有完全不同的设计；

② 将EMIB和Foveros合并起来的封装技术被称作Co-EMIB，是可以具有弹性更高的芯片制造方法，可以让芯片在堆叠的同时继续横向拼接；因此该技术可以将多个3D Foveros芯片通过EMIB拼接在一起，以制造更大的芯片系统；




8.7 基于Z轴延伸的先进封装技术

➢ **SoIC (也称为TSMC-SoIC)**

① SoIC是台积电提出的一项新技术-集成片上系统(System-on-Integrated-Chips)；

② SoIC最鲜明的特点是没有凸点(no-Bump)的键合结构，因此具有更高的集成密度和更佳的运行性能；

③ SoIC包含CoW(Chip-on-Wafer)和WoW(Wafer-on-Wafer)两种技术形态，SoIC就一种WoW晶圆对晶圆或CoW芯片对晶圆的直接键合(Hybrid Bonding)技术。



3D IC　　TSMC-SoIC


8.7 基于Z轴延伸的先进封装技术

➢ **X-Cube**

① X-Cube（eXtended-Cube)是Samsung宣布推出的一项3D集成技术，可以在较小的空间中容纳更多的内存，并缩短单元之间的信号距离；

② X-Cube利用TSV技术将SRAM堆叠在逻辑单元顶部，可以在更小的空间中容纳更多的存储器；

③ X-Cube封装允许多枚芯片3D堆叠封装，使得成品芯片结构更加紧凑，芯片之间采用TSV技术连接，降低功耗的同时提高了传输的速率。




8.7 先进封装技术汇总

	Advanced Package	Year	2D/2.5D/3D	Function Density	Applications	Major Manufacturers
1	FOWLP	2009	2D	Low	Smartphones, 5G, AI	Infineon/NXP
2	INFO	2016	2D	Medium	iphones, 5G, AI	TSMC
3	FOPLP	2017	2D	Medium	Mobile devices, 5G, AI	SAMSUNG
4	EMIB	2018	2D	Medium	Graphics, HPC	Intel
5	CoWoS	2012	2.5D	Medium	Hign end Server, Hign end Enterprise, HPC	TSMC
6	HBM	2015	3D+2.5D	High	Graphics, HPC	AMD/ NVIDIA/Hynix/ intel/ SAMSUNG
7	HMC	2012	3D	High	Hign end Server, Hign end Enterprise, HPC	Micron/SAMSU NG/IBM/ARM/ MicroSoft
8	Wide-IO	2012	3D	Medium	Hign end Smartphone	SAMSUNG
9	Foveros	2018	3D	Medium	Hign end Server, Hign end Enterprise, HPC	Intel
10	Co-EMIB	2019	3D+2D	High	Hign end Server, Hign end Enterprise, HPC	Intel
11	TSMC-SoIC	2020	3D	Very High	5G, AI, Wearable or mobile devices	TSMC
12	X-Cube	2020	3D	High	5G, AI, Wearable or mobile devices	SAMSUNG

8.7 先进封装技术汇总

➢ **先进封装：**

2.5D、3D 、WLP(PLP)及其组合；




8.8 异构集成的定义和特点

➢ **单片集成 (同构集成)：**

① 异构集成通常和单片集成电路(Monolithic Integration)相对应；常见的芯片都是单片集成电路，它们属于同构集成(Homogeneous Integration)，即在同一种材料上制作出所有元件；

② 这曾经是Jack Kilby的梦想，并最终成为现实，进而推动了信息技术的巨大进步，对人类文明的进步也产生重大影响。




8.8.1 异构集成的定义和特点

➢ **异构异质集成：**

① 异构集成 (Heterogeneous Integration)的全称为异构异质集成；


② 异构异质集成可分为异构(Hetero-Structure)集成和异质(Hetero-Material)集成两大类。



Co-EMIB技术：混合2D (EMIB)和3D (Foveros)


8.8.2 异构集成

- Hetero-Structure Integration(异构集成)是指将多个不同工艺节点单独制造的芯片封装到一个封装内，可对采用不同工艺、不同功能、不同制造商制造的组件进行封装；例如将不同厂商的7nm、10nm、28nm和45nm的小芯片通过异构集成技术封装在一起；
- 这里主要以Si材质的芯片为主，工程师可以像搭积木一样，在芯片库里将不同工艺节点的Chiplet小芯片通过异构集成技术组装在一起。



8.8.2 异质集成

- Hetero-Material Integration(异质集成) 是指将不同材料的半导体器件集成到一个封装内，可产生尺寸小、经济性好、灵活性高、系统性能更佳的产品；如将Si、GaN、SiC和InP生产加工的芯片通过异质集成技术封装到一起，形成不同材料的半导体在同一款封装体内协同工作的场景。



8.8.3 Hetero-Integration & Chiplet

- **Chiplet技术**
  - ① Chiplet(小芯片)技术首先将复杂功能进行分解，然后开发出多种具有单一特定功能、可进行模块化组装的“Chiplet”，如实现数据存储、计算、信号处理、数据流管理等功能，并以此为基础，建立一个“小芯片”的集成系统；
  - ② Chiplet技术如同搭积木一样，把一些预先生产好的实现特定功能的芯片裸片(Die)通过先进的集成技术封装在一起形成一个系统级芯片，而这些基本的Die就是Chiplet；
  - ③ Chiplet可以使用更可靠和更偏的技术制造，较小的硅片本身也不太容易产生制造缺陷；此外，Chiplet芯片也不需要采用同样的工艺，不同工艺生产制造的Chiplet可以通过SiP技术有机地结合在一起。


8.8.3 SoC、SiP和Chiplet技术的比较

- 将SoC分解成GPU、CPU、IO芯片，然后通过SiP技术将它们集成在一个封装内；通过Chiplet技术，更小的区块拥有单独的IP，并且可以重复使用，根据特定客户的独特需求定制产品。



8.8.3 异构集成和Chiplet技术

➢ 有了Chiplet技术，器件将以多种方式集成，芯片内部的同构集成、芯片之间的异构集成，系统空间内的功能密度将持续增长。




8.9 Wafer Level Packaging

➢ 晶圆级封装(WLP)是一种在晶圆级执行的IC封装技术，这意味着封装是在整个晶圆上进行的，只有在封装完成后才能切割晶圆。在晶圆级封装中，组装中使用的组件(例如凸块)应用于晶圆预切割，例如在晶圆级。在传统的半导体制造中，晶圆首先被切割成单独的裸片，然后组装成半导体封装，如QFN或BGA。除了体积小和成本低的优势外，晶圆级封装还提供晶圆级晶圆制造、测试的集成，从而实现更精简的制造过程，简化器件从硅基到成品交付的过程客户产品。



8.9 Wafer Level Packaging


➢ 晶圆级封装也称为芯片级封装(CSP)，主要分为两种封装类型：扇入型(Fan-In WLP)和扇出型(Fan-Out WLP)。




Fan-In WLP　　Fan-Out WLP

8.9 Wafer Level Packaging


➢ 在晶圆级封装出现之前，使用导线将芯片连接到基板，从芯片的边缘到基板上相应的引脚/焊盘，这一过程称为引线键合。引线键合有两个主要问题：电气性能低，因此不适合高性能和高频应用，以及每个芯片的引线数量限制，从而对相关芯片的数据传输能力造成很大障碍。随着时间的推移和摩尔定律的影响越来越明显，电路不断缩小和缩小，这使得电线变得更细和更长，从而产生了更多的问题，例如浪费功率和时序滞后。这导致不可避免地过渡到倒装芯片封装，这解决了使用引线键合引起的许多功能障碍。倒装芯片制造技术包括用整个晶圆顶表面的焊料凸块(称为焊盘或互连点)代替导线，从面积的角度来看，会增加电气连接的密度。切割晶圆后，芯片被翻转并通过凸块或铜柱附着到基板上。





8.9 Wafer Level Packaging


➢ 晶圆级封装(又称晶圆级芯片级封装，WLCSP)是目前市场上可用的最小封装技术，由OSAT(外包半导体组装和测试)公司提供，真正的WLP封装虽然是由晶圆和RDL(再分布层)、中介层或I/O间距形成的，所有这些都用于重新排列管芯的引脚/触点，以便分散开并足够大以提供更好和更容易处理。




8.9 Wafer Level Packaging

➢ 晶圆级封装的类型

WLP主要可分为两大类：扇入WLP(FIWLP或WLCSP)和扇出WLP(FOWLP或eWLB)。两者之间的区别在于插入器级别。在FIWLP的情况下，内插器与裸片尺寸相同，而在FOWLP封装中，内插器比裸片大，类似于传统的BGA封装。FOWLP 和 FIWLP 与 BGA 封装的区别在于，在WLP封装的情况下，内插器直接应用在晶圆上，而不是使用倒装芯片技术，其中BGA 芯片连接并回流到内插器。在FIWLP和FOWLP封装中，芯片和内插器可以封装在保护材料中，例如环氧树脂或耐热塑料。





8.9 Wafer Level Packaging

➢ **晶圆级封装的用途和好处**

因为I/O需求不断增长，并且需要越来越大的互连密度。这产生了RDL，它通过导电金属迹线重新路由芯片的连接。RDL使WLP封装能够包含具有不同功能的不同芯片，这成为系统级封装(SiP)。这些封装系统经常用于移动设备市场，因为它们可以做得非常紧凑以适应空间限制，而且它们还将所有需要的功能打包到一个结构中。使用WLP方法的另一个好处是能够垂直堆叠芯片和/或水平平铺芯片。这导致了2.5D和3D IC的发展，它们利用FOWLP技术和/或TSV来连接多层密集水平互连(由铜制成)，并以更低的功耗确保更高的带宽。当只使用TSV时，我们说IC在制造过程中使用2.5D空间排列，简称2.5D IC。当我们添加多个芯片并将它们堆叠在一起时，我们需要用凸点和/或RDL将它们连接起来，这会创建一个复杂的 3D 结构，因此将此类 IC 命名为 3D IC。